VLSIテスティングコスト低減のアプローチ
スポンサーリンク
概要
- 論文の詳細を見る
メモリLSIの大容量化はテスト時間の長大化につながりテストコストを増大させている。本稿では最近のメモリテスト技術の動向として注目されているテストバーイン装置の活用や、多ビットメモリのデータビット圧縮機能のテストモード活用等のテストコスと低減のアプローチについて概説する。
- 一般社団法人電子情報通信学会の論文
- 1993-12-16
メモリLSIの大容量化はテスト時間の長大化につながりテストコストを増大させている。本稿では最近のメモリテスト技術の動向として注目されているテストバーイン装置の活用や、多ビットメモリのデータビット圧縮機能のテストモード活用等のテストコスと低減のアプローチについて概説する。