剰余数系に基づくWSI向き耐バースト雑音システム構成法

概要

論文の詳細を見る
WSIは, 1個の雑音によってシステム全体が障害となる危険性を有する. 本論文では, 次のようなWSI向き耐バースト雑音システム構成法を提案している. (1)システムを冗長剰余数系に基づいて構成する. (2)剰余数系の各けたの回路をそれぞれ位相の異なるクロックで動作させる. (3)雑音により障害の生じた複数のけたの正しい値を他の正常なけたの値から算出する回路を付加する. 提案したシステムの信頼度とハードウェアの規模について解析を行い, 次のような結果を得た. (1)システムの平均故障間隔(MTBF)は平均雑音間隔の(冗長なけた数+1)乗のオーダとなる. (2)クロックを多相にすることにより, MTBFが(l/位相の数の冗長なけた数乗)に低下する. (3)パイプライン構成をとると, MTBFが(1/パイプラインの段数の冗長なけた数乗)に低下する. (4)耐雑音構成導入によるハードウェアの増加は, 冗長なけた1個につき, ほぼ, (1/非冗長なけた数)となる. 本方法は, 1個の雑音による障害を単一けたの障害に限定する機能と複数けたの障害を回復する機能を有し, かつ, 冗長なハードウェアが小さいので, バースト雑音に対して有効で, かつ, WSIに適していると考えられる.
社団法人電子情報通信学会の論文
1996-06-25