100MHzパイプライン方式シンクロナスDRAMの開発

スポンサーリンク

概要

• 論文の詳細を見る

• 近年のMPUの高速化に対しメモリ側の高速化が今一つ進んでいない、そこでMPUとメモリのスピードギャップを埋めるべくメモリに対し高速化の要求が強まっている。これに対して、高データ転送レートを持つメモリとして各種のメモリが提案され、その一つとしてシンクロナスDRAMがある。本稿では、このシンクロナスDRAMの特徴と回路動作及びシンクロナスDRAM実現のキーとなるパイプライン動作について述べる。

• 社団法人電子情報通信学会の論文
• 1994-05-27

著者

• 松本 美紀

  日立製作所デバイス開発センタ

• 酒井 祐二

  日立製作所デバイス開発センタ

• 湯川 洋介

  日立製作所デバイス開発センタ

• 和田 省治

  日立超LSIエンジニアリング

• 坂下 忠道

  日立超LSIエンジニアリング

• 片山 雅弘

  日立超LSIエンジニアリング

関連論文

• 100MHzパイプライン方式シンクロナスDRAMの開発

スポンサーリンク