64K×16/18ビット3.3v Bi-CMOS高速SRAM

スポンサーリンク

概要

• 論文の詳細を見る

• 64Kw×16bitと64Kw×18bitの2つのビット構成にメタルマスクオプションで対応可能な1M BiCMOS高速SRAMを開発した。3.3V±0.3Vの電源電圧範囲で動作周波数100MHzを達成した。チップサイズは6.2mm×12.02mm、メモリセルは3.2μm×5.8μmである。高速アクセス時間を達成するため、カスコード型センス回路のリードデータバスの寄生抵抗・容量の削減と、内部制御信号配線及びその駆動素子配置の最適化を行った。

• 社団法人電子情報通信学会の論文
• 1993-11-26

著者

• 近藤 賢司

  日本電気メモリ事業部第二設計部

• 小室 敏雄

  日本電気メモリ事業部第1デバイス設計部

• 副田 正一

  日本電気メモリ事業部第二設計部

• 山崎 靖

  日本電気メモリ事業部第1デバイス設計部

• 高橋 博行

  九州日本電気

• 浅野 伸太郎

  NECアイシーマイコンシステム

• 前田 啓太

  NECアイシーマイコンシステム

• 越後谷 研一

  NECアイシーマイコンシステム

• 渡会 保

  NECアイシーマイコンシステム

• 山上 実

  NECアイシーマイコンシステム

関連論文

• 64K×16/18ビット3.3v Bi-CMOS高速SRAM

スポンサーリンク