250MHz動作のBiCMOSパイプラインSRAM
スポンサーリンク
概要
- 論文の詳細を見る
入出力レジスタを内蔵したサイクルタイム4ns、パワー0.9Wの32Kx9ビットのECLパイプラインSRAMを開発した。プロセスには0.55μmBiCMOSを用い、低パワー化の為にCMOS差動レジスタ、ECL差動クロック伝達方式、コレクタ直結型レベル変換回路、ソースドライブ論理デコーダ、リードバス・アクティブセンスアンプ回路を開発した。付加機能としてレジスタスキャン、パリティチェックを内蔵し、ヒートスプレッダー付きPLCCに搭載した。
- 社団法人電子情報通信学会の論文
- 1993-05-27