損失のある薄膜マイクロストリップ線路の差分時間領域法による理論解析

概要

論文の詳細を見る
GaAs基板上に,金属・絶縁膜を積層化し,これらの層間・層上にマイクロ波伝送線路や回路素子を配置する構造の薄膜マイクロストリップ回路の提案がなされており,回路の小形化,新しい回路構成の実現,設計性の向上が図られることが示されている.一方,3次元構造に対する汎用的な解析法の一つとして差分時間領域法が注目を浴びており,かなり複雑な解析対象まで扱えることが示されている.しかし,従来の差分時間領域法においては,ほとんどの場合,導体は厚みなしの完全導体として扱われており,薄膜マイクロストリップ線路のように線路寸法に比べて導体厚が無視できない場合には適用できない.そこで本研究では,実際的なモデルとして,導体厚を考慮し,その損失を含めた定式化を行うとともに,導体部分では導体厚より十分小さな離散間隔とし,また,電磁界分布の変化の緩やかなところでは離散間隔を大きくし,必要な計算機の主記憶容量の削減,ならびに計算時間の短縮を図った.いくつかの形状の薄膜マイクロストリップ線路について解析を行い,線路定数の周波数特性,ならびに電磁界分布,ポインチング電力分布を求め,本手法の妥当性ならびに適用性を示す.
1993-05-25