システムLSI用CPUコアの設計(システム設計及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
Verilog-HDLを用いて32ビットRISCマイクロプロセッサのコアをトップダウン設計により行った。具体的には、データパス、および制御部のHDLによる各構成要素の設計と各構成要素の接続による上位階層での全体の実現である。その後、テストベンチの記述とシミュレーション、論理合成とFPGAによる配置配線を行った。本設計の目的は(1)種々の応用に適応するシステムLSI用コアを用意すること。(2)学生の設計教育のためのひな形を用意することである。
- 社団法人電子情報通信学会の論文
- 2003-05-08