対称性に基づく並行システムの記号モデル検査
スポンサーリンク
概要
- 論文の詳細を見る
モデル検査は有限状態遷移システムが満たす時相論理式で表された仕様を決定する手法である. 大規模なシステムの検証の際システムの記述が指数的に大きくなる状態空間爆発の問題がある. そのためにオリジナルのグラフと同じ性質をもつ商グラフを効率的に求める手法を示す.
- 社団法人電子情報通信学会の論文
- 1999-03-19
著者
関連論文
- 無限列時間付きステートチャートによる並行システムの仕様記述と検証の手法
- BDDによるSpeed-Independent回路の形式的検証
- ハードリアルタイムシステムの実時間記号モデル検査
- 実時間分散ソフトウェアの可能性と公平性の検証
- 拡張リアルタイム時相論理による分散ソフトウェアの形式的検証
- 分散ソフトウェアのタイミング検証
- 対称性に基づく並行システムの記号モデル検査
- 二分決定グラフと時間不等式手法に基づく近似解法による実時間シンボリックモデルチェッキング検証
- リージョングラフを用いた時間オートマトンのシンボリックモデルチェッキング検証