A-4-23 信号語分割フィルタのワレスツリーに基づく高速なVLSIアーキテクチャ(A-4. ディジタル信号処理)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2004-03-08
著者
関連論文
- SA-5-2 事前情報と外部情報のCRC符号化によるターボ復号の効率的な反復停止基準(SA-5. LDPCおよびターボ符号とその周辺の理論)
- 低演算量で周波数特性可変な補聴器用ディジタルフィルタの設計とその適応制御
- 低演算量で周波数特性可変な補聴器用ディジタルフィルタの設計とその適応制御
- 低演算量で周波数特性可変な補聴器用ディジタルフィルタの設計とその適応制御
- W-CDMAターボ復号器の設計とVLSI実現
- W-CDMAターボ復号器のVLSI化と評価
- B-5-187 DS-CDMAにおけるA/D変換による処理利得の損失の解析的推定
- A-1-18 オーバーロードがなく安定な1-bitΣ△変換器のシミュレーションによる性能限界の解析(A-1. 回路とシステム)
- A-4-23 信号語分割フィルタのワレスツリーに基づく高速なVLSIアーキテクチャ(A-4. ディジタル信号処理)
- ITS車々間通信に適用した固有値により切り替えを行うソフトウェアアンテナ