パストランジスタロジックを用いた7ビト高速シリアルカウンタの設計
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
関連論文
- プリディスチャージ回路の新たな概念を用いた高速NANDタイプハードワイアドロジックアレイにおける設計方法論
- パストランジスタロジックを用いた7ビト高速シリアルカウンタの設計
- ビデオカメラシステム用の10-Bit 80MSPS CMOS D/A コンバータ
- 3ステップリサイクル構造を用いた5mW 10 bit 100KSPS CMOS A/Dコンバータ
- スイッチング電流雑音の減少技法を用いた知能的なCMOS出力ドライバ