マルチプロジェクトチップの試作
スポンサーリンク
概要
- 論文の詳細を見る
大学を対象としたLSIの設計・試作の2回目の試行実験がH7年度に企画され、昨年に続いてNEL社が試作を請け負うこととなった。今回は領域を拡大し、フルカスタム14品種とゲートアレイ4品種の試作を進めることとなった。ゲートアレイは昨年と同様の0.5ミクロンルールBiCMOSのSOGタイプ50KGゲートアレイを用いて試作を行い、フルカスタムについてはアナログも可能なCMOS技術を用いて試作を行った。以下にその概要を記す。
- 1996-03-11
著者
関連論文
- VLSI 設計教育の現状と将来
- マルチプロジェクトチップの試作
- CMOSマルチプロジェクト・ゲートアレイの試作
- 4.学会事務局からのメッセージ(エレクトロニクス,情報通信,情報・システム系学生へのメッセージ)
- 2. 電子情報通信分野におけるJABEE活動の早期立上げ : これまでの活動と今後の予定(情報ネット : いま、学会では)