VLSIテストシステムによる高速RAMマクロのテスト技術および評価手法の提案

スポンサーリンク

概要

• 論文の詳細を見る

• 近年、半導体集積回路の試験はデバイスの高速化、高集積化、高機能化により著しく困難さを増している。そこで、本稿ではランダムロジックLSI上の高速RAMマクロの単体性能を評価するオンチップ試験回路および、LSIテスタ評価技術について提案すると共にその有効性を示す。

• 社団法人電子情報通信学会の論文
• 1996-03-11

著者

• 長谷川 賢

  Nec Ulsiデバイス開発研究所

関連論文

• VLSIテストシステムによる高速RAMマクロのテスト技術および評価手法の提案

スポンサーリンク