タイミング設計精度向上による設計TAT短縮手法の提案

スポンサーリンク

概要

論文の詳細を見る
デバイステクノロジーの進歩に伴い、デバイスの動向は微細化によって単に高密度化するだけでなく、内部動作が高速化している。高速化に伴い、その設計段階で用いるタイミングシミュレーションの精度が実際の動作に一致しないために、設計期間が長期にわたっている。従来、EBテスタは単なる不良解析の一つの道具という認識が一般的であったが、このEBテスタを高速デバイスの設計段階で用いてデノくイスの内部動作測定を行ない、その結果とタイミングシミュレーション結果を比較することによりタイミングシミュレーションの精度を向上させることができる。本報告ではEBテスタの実測結果からタイミングシミュレーションの精度を向上することにより、設計TATの短縮と更に量産の垂直立上げ、投入資産の効率化に寄与できることを示す。
社団法人電子情報通信学会の論文
1999-11-26

著者

川本裕資
株式会社アドバンテストate・se統括部第1se部ebtse課

関連論文

スポンサーリンク