低損失・高耐圧SITの開発
スポンサーリンク
概要
- 論文の詳細を見る
500V,200A定格の低損失、高耐圧バイポーラモードSITを開発した。サステイン電圧はL負荷スイッチング条件下で重要な耐量であり、ゲート抵抗の低減により向上できる。サステイン電圧の向上と有効チャネル領域の拡大により高電流増幅率、高速スイッチングかつ低損失の素子を開発した。新構造の素子は従来構造の素子と比べて、ストレージ時間、チップサイズ共70%低減した。SITの損失は15kHzのスイッチング条件でIGBTより20%から35%少ない。
- 社団法人電子情報通信学会の論文
- 1993-05-21