VHDLによるメガ・ゲートLSIの開発・設計

スポンサーリンク

概要

論文の詳細を見る
現在のハードウェア開発は大規模、高品質、短期開発、資産流用、ファームとのコンカレント設計等が要求され、従来の回路図作成を主とした設計手法では対応出来なくなってきている。これらの要求を満足するためにHDL(Hardware Discription Langage)を用いた言語記述による開発・設計が多くなりつつあるが、それに伴い言語記述に対する新たな品質指標の設定やミス発生予測が必要になる。このような状況の下に、VHDLを用いたトップダウン手法によりメガゲートレベルのLSIを含む装置の開発・設計を行なった。この開発におけるB/L(Behavior Level)設計工程で発生したミスの分析を基に、これからのHDL開発に備えて、ソフト/ファーム開発との類似点や品質指標設定のあり方についての検討を行なった。
社団法人電子情報通信学会の論文
1998-09-22

著者

関連論文

スポンサーリンク