Critical AreaモデルによるLSIの歩留り解析

スポンサーリンク

概要

• 論文の詳細を見る

• LSIのデザインルールを縮小しつつ素子数を増大させた場合のCritical Areaの変化を解析的に求めた.欠陥密度のサイズ依存性が寸法の3乗に逆比例する場合は, チップシュリンクを行っても実効Critical Areaは変わらないこと, 素子数の増加に比例して実効Critical Areaが増大することを示し, これを実LSIのCritical Areaを計算することにより実証した.また, 実際に観測される欠陥密度は歩留りから逆算されるD_0より大きいことを示した.これらの知見に基づき, Critical Areaモデルを使って実際のLSIの歩留り向上を実現した.

• 社団法人電子情報通信学会の論文
• 2001-09-01

著者

• 中塚 晴夫

  (株)東芝・セミコンダクター社

• 中塚 晴夫

  東芝

• 杉本 茂樹

  東芝セミコンダクター社プロセス技術推進センター

• 中塚 晴夫

  (株)東芝

関連論文

• トレンドからの脱却
• 256 MDRAM 開発における IBM, シーメンス及び東芝のパートナリング (パートナリング)
• 企業の研究開発と国際的コラボレーション(テーマ : 外国からの社会人・留学生がみた日本の産業と工学教育)
• 半導体業界からセラミックスに期待すること
• Critical AreaモデルによるLSIの歩留り解析

スポンサーリンク