条件分岐を含むループのソフトウェアパイプライン化 : IA-64 Itaniumへの3種のアルゴリズムの実装

スポンサーリンク

概要

• 論文の詳細を見る

• 条件分岐節を含むループのソフトウェアパイプライン化アルゴリズムとして述語付き実行を用いる方法やEnhanced Modulo Schedulingなどが知られている。本稿では、これらをIA-64 Itaniumプロセッサを対象に実装し、実機で評価、それらの特徴を明らかにする。この実験は、商用プロセッサ上での最初の比較実験と思われる。

• 2002-08-21

著者

• 山下 義行

  佐賀大学理工学部知能情報システム学科

• 山下 義行

  佐賀大学 理工学部 知能情報システム学科

関連論文

• パイプライン化高速パケットフィルタのx86への実装(高性能計算)
• 高速パケットフィルタの実装と評価
• 述語付きソフトウェア・パイプラインへのSpiral Graphによるレジスタ割付け
• 条件分岐を含むループのソフトウェアパイプライン化 : IA-64 Itaniumへの3種のアルゴリズムの実装

スポンサーリンク