プログラムスライシングを用いたHDL記述の検証
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,ソフトウェア工学の手法であるプログラムスライシングをハードウェア記述に適用させることを提案する.プログラムスライシングはプログラム中の特定の動作について,依存を持つすべての記述を抽出することにより動作の解析,変更を支援する技術である.ハードウェア記述のプログラムスライシングは機能検証やテスト生成,設計者支援,記述の合成など広範囲の応用が考えられる.本稿ではハードウェア記述言語VHDLにプログラムスライシングを適用した例を示し,いくつかの問題点を述べる.
- 一般社団法人情報処理学会の論文
- 1995-05-26
著者
関連論文
- プログラムスライシングと部分評価を用いたVHDL記述の機能部品作成
- VHDLおけるプログラムスライシングとプロセッサ記述への適用
- デルタ遅延に基づくVHDL記述のスライシングアルゴリズム
- デルタ遅延に基づくVHDL記述のスライシングアルゴリズム
- プログラムスライシングを用いたHDL記述の検証