スキャンデザインルールチェッカの開発
スポンサーリンク
概要
- 論文の詳細を見る
近年のVLSI技術の目覚ましい発展により、論理回路は大規模化・複雑化し、そのテストが深刻かつ重要な問題となってきている。そのため、論理設計の段階からテストを考慮したテスト容易化設計が必要となり、特に、高い故障検出率のテストベクトルの自動生成が可能なスキャンデザインが次第に使われてきている。しかし、スキャンデザインには幾つかの設計ルールが存在し、もしそのルールに違反した場合、テストベクトルの自動生成ができないなど支障をきたす虞れがあり、回路に対しスキャンデザインルールを満たしているかどうかの検証が必要となる。今回我々は、3種類の手法を組合せたことにより、スキャンデザイン化された回路に対する検証を高速かつ確実に行うことのできるスキャンデザインルールチェッカを開発したので報告する。
- 一般社団法人情報処理学会の論文
- 1989-10-16