マルチスレッド処理をサポートするVLIWプロセッサ・アーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
近年の高性能マイクロプロセッサは、動作周波数が飛躍的に高速になると共に、命令レベルの並列処理を行うことにより性能向上を図っている。プロセッサの高速化のためには、パイプラインピッチを短縮するためのスーパパイプライン方式に加えて、命令の並列実行のためにスーパスカラ方式・VLIW方式を導入することが必要となっている。しかしながら、命令間の依存関係や階層メモリのアクセスによりプロセッサの並列実行が阻害され、プロセッサの持つ潜在的な並列度を引き出すことができず、現状では大幅な性能向上を達成することができない。本研究では、従来の単一命令ストリームを実行するプロセッサに代わって、複数命令ストリームを共有のパイプラインにおいて実行可能とすることにより、並列度を引き出すプロセッサ・アーキテクチャを提案する。
- 一般社団法人情報処理学会の論文
- 1993-09-27