高級言語からの機能合成一手法
スポンサーリンク
概要
- 論文の詳細を見る
大規模回路の設計は、ハードウェア記述言語HDLを使ったトップダウン設計が導入されつつある。筆者らは高級言語によるアルゴリズムレベルの動作記述から、レジスタトランスファーレベルの回路のVHDLコードを自動合成する機能合成システムを開発している。その中で本文は特に基本ブロックの範囲を越えた演算処理の並列性を抽出する大局的なスケジューリング方式に付いて報告する。
- 一般社団法人情報処理学会の論文
- 1993-03-01
大規模回路の設計は、ハードウェア記述言語HDLを使ったトップダウン設計が導入されつつある。筆者らは高級言語によるアルゴリズムレベルの動作記述から、レジスタトランスファーレベルの回路のVHDLコードを自動合成する機能合成システムを開発している。その中で本文は特に基本ブロックの範囲を越えた演算処理の並列性を抽出する大局的なスケジューリング方式に付いて報告する。