オンチップ並列プロセッサMerlotの論理設計環境
スポンサーリンク
概要
- 論文の詳細を見る
我々は,組み込み応用向けに1GIPSIWをターゲットとしたオンチップ並列型マイクロプロセッサMerlotを試作した.Merlotでは,設計環境を新規に構築したが,その際,設計法の改善に取り組み,RTL入力から,版管理,検証,遅延評価まで有機的に結合した設計環境を構築することができた.RTLに設計情報が集中する環境を目指し,verilogのフロントエンド記述を定義して冗長性を除去し,module間の接続を自動化することで,記述量の65%を削減した.版管理ではCVSを用い分散拠点での開発を実現した.論理検証ではRTL更新をうけて退行テストを自動走行し,デバッグに有効な情報を自動的に集計した.遅延最適化ではRTLタイミングを採用し,設計早期から短TATで実施可能にした.同時に配線混雑度の影響を除外した論理見直しが可能になった.本論文では,Merlotの設計環境の着目点を,設計の再現性,制御性/収束性,機能拡張性,工程管理性に整理し,それらに着目しながら,設計法としての有効性を示す.
- 2001-04-15