図的言語を用いた装置機能設計支援法
スポンサーリンク
概要
- 論文の詳細を見る
大規模な論理装置のVLSI化にともない, 論理設計の高信頼度化と省力化とが強く望まれるため, 機能設計の段階でハードウェアを記述し, それからゲート回路レベルに自動展開する手法が各所で研究されている. その一環として, 図的言語による直感的なわかりやすさをねらった機能的記述法がいくつか提案されているが, いずれも制御回路の動作の時間的な条件を表現する手段が不十分である. 制御回路の動作の時間的条件は, ハードウェアの処理性能を決定する重要な要因であり, 機能設計の段階から明確に表せる必要がある. 本稿では, 一種の状態遷移図にもとづいて制御回路の動作を記述できる図的言語と, それからのゲート回路合成手順を述べる. ここでは, 時間条件の明確な記述を可能とするため, 信号作成タイミングや信号の持続時間のような時間経緯と複数(多相)のクロックを表せる記法を提案した. さらに, 多相クロック制御方式をもちいた回路の合成を可能にするため, 状態遷移の自動補正手順と多相クロック用マクロ回路を考案した. 本手法を電子交換機の入出力制御装置(約2kゲート)を構成する4種類の制御回路(合計で約300ゲート)に適用した例では, 2相クロックで動作する制御回路を, 人手によるゲート回路レベルの設計にくらべ, 約8割の記述量と約1.5倍強程度のゲート回路規模で合成できた.
- 一般社団法人情報処理学会の論文
- 1985-07-15