超並列テラフロップスマシンTS/1における並列処理 : プロセッサ間チェイニングとその応用
スポンサーリンク
概要
- 論文の詳細を見る
数万台規模のプロセッサ数で数TFLOPSの実効性能を実現する超並列マシンを構築するためには,高集積なプロセッサとDRAMをベースとした安価な構成により,演算性能・通信性能・同期性能・メモリバンド幅・メモリ容量をハイレベルでバランスさせうるアーキテクチャが重要である.将来の更なるプロセッサ数増加に対応するためには,大規模超並列マシンで小さめの問題を扱った時に見られる細粒度処理の高速化も重要となる.このような課題を踏まえ,著者らはReal World Computing Partnershipの一貫として,遠隔FIFOベクトルレジスタ間のチェイニング機構(プロセッサ間チェイニング機構)と次世代DRAM向けアクセスブロック化機構を備えた250MFLOPSの1チップマルチスレッデッドベクトルプロセッサを3次元実装に基づく高バンド幅結合網で最大65,536台結合する超並列マシンTS/1を開発中である.本論文では,上記の機構の効果を推定するために,典型的な応用に対する性能評価を行った.その結果として,演算性能だけを上げた時に通信ネックとなる従来の超並列マシンが苦手としていた細粒度型応用(中小規模行列の乗算・軸選択付きLU分解)で,商用スーパーコンピュータを桁違いに上回る性能が実現できることを示す.さらに演算性能だけを上げた時にメモリバンド幅ネックとなる粗粒度型応用(2-colored SOR)で,高性能な浮動小数点演算器がピーク性能に近い性能で動作しうることを示す.
- 一般社団法人情報処理学会の論文
- 1995-03-15
著者
関連論文
- RHiNET/MEMOnetネットワークインタフェース用コントローラチップMartiniの予備評価
- RHINETの概要とMartiniの設計/実装
- 高速性と柔軟性を併せ持つネットワークインタフェース用チップ:Martini
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の通信性能評価
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の試作
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1とその高バンド幅通信機構BOTF(並列処理)
- Wavefront Array動作が可能な汎用超並列マシン向け結合網アーキテクチャ
- 3Dトーラスネットワークにおける大域通信性能の向上
- メモリスロット搭載型ネットワークインタフェースDIMMnet-1における細粒度通信機構
- メモリスロット搭載型ネットワークインタフェースDIMMnet-1における細粒度通信機構
- メモリスロットに搭載されるネットワークインタフェースMEMnet
- 超並列テラフロップスマシンTS/1における並列処理 : プロセッサ間チェイニングとその応用