信号の型に忠実なSystemCからVerilog-HDLへの言語変換
スポンサーリンク
概要
- 論文の詳細を見る
システムレベルの設計言語SystemCから論理合成可能なハードウエア記述言語VerilogによるRTL記述を作成する変換ツールsc2vを作成した。sc2vは、SystemCのオブジェクト指向の記述に対応することを目指している。sc2vの開発にあたり、ハードウエアのオブジェクトをモジュール、接続、信号の3つであると想定した。本稿では、この3つのオブジェクトのうち特に信号のオブジェクト指向への対応と型の特性を忠実に変換する方法について説明する。
- 一般社団法人情報処理学会の論文
- 2001-11-28