BCD 加減算器ビットスライス化の提案
スポンサーリンク
概要
著者
関連論文
- システムLSI回路ブロックのインタフェースと制御機構
- 次世代LSI内コアの不正使用防止機構
- オブジェクト指向ハードウェア設計法の提案
- 高速乗除算器のチップスライス化と暗号システムへの応用
- 高速演算技法 : 冗長 2 進表現
- 情報セキュリティと暗号技術
- ディジタル回路教育への FPGA の導入に関する一検討
- 並列乗算器のチツプスライス化
- BCD 加減算器ビットスライス化の提案
- 拡張容易なグレイコードカウンタの提案
- 並列除算器のビットスライス化とアーキテクチャの開発
- 拡張容易なクロック倍周回路の提案
- 任意の精度に拡張容易な除算器の考案
- 任意の精度に拡張容易な乗算器の開発と乗算システムの提案