(p,q)論理を応用した10値全加算器の一構成法
スポンサーリンク
概要
- 論文の詳細を見る
In this paper, it is proposed that the p-valued full adder is realized by the (p, q)-adic・min・max scheme which is rather low cost. It is also shown, However, that the circuit cost varies largely with the numbering of the vertices of full adder whitch is p-valued logical function.
- 愛知工業大学の論文
著者
関連論文
- ルール変更頻度の分析
- 情報ネットワーク社会に対応する創造性育成教育に関する研究
- 組合せ論理回路に対する一致検査回路とΣ♯(Sx)図表を用いた平均テスト効率について
- 組合せ論理回路のハード的一致検査方式の提案
- 組合せ論理回路の一致故障検査方式とその応用
- AIの対話形受講計画生成システムへの一応用 : 感性情報処理に向けて
- タイピングパターンによる認証
- Duplex Communicate Network の構築
- Javaを用いた各種代理サーバの設計と実装支援
- (p,q)論理を応用した10値全加算器の一構成法
- HTTPプロクシを利用した代理サーバの設計
- タイピングパターンを使った認証
- 知識ベースシステム開発におけるデバッグ方法の提案
- (p,q)論理関数の出力s固定,p-s閉集合のs-(p,q)論理完全性について
- AI手法を応用した対話形受講計画生成システムの試作