0.18μm 102dB-SNR Mixed CT SCオーディオΔΣADC(VLSI一般(ISSCC2005特集))

スポンサーリンク

概要

• 論文の詳細を見る

• クロックジッタの耐性を高めるためマルチビットフィードバック構成を用いた連続時間2次ΔΣAD変調器を示す。チョッパ回路によりフリッカ雑音を減らすことにより20kHzの帯域において102dBのSNRを0.18μmの3.3V I/O用のデバイスにて確保した。このADCの面積は0.65mm^2で消費電流は3.3Vの電源電圧において11.3mAとなった。

• 社団法人電子情報通信学会の論文
• 2005-05-20

著者

• Mansson Johan

  アナログデバイセズ

• Morrow Paul

  アナログデバイセズ

• Chamarro Maria

  アナログデバイセズ

• Lyden Colin

  アナログデバイセズ

• Ventura Pablo

  アナログデバイセズ

• Abo Andrew

  テレジェントシステムズ

• 又村 敦

  アナログデバイセズ株式会社

• Keane Michael

  アナログデバイセズ

• Minogue Paschal

  アナログデバイセズ

• McGuinness Niall

  アナログデバイセズ

• McGranaghan Martin

  アナログデバイセズ

• Ryan Ivan

  アナログデバイセズ

関連論文

• 0.18μm 102dB-SNR Mixed CT SCオーディオΔΣADC(VLSI一般(ISSCC2005特集))

スポンサーリンク