スポンサーリンク

LSI Memory Division, NEC Corporation | 論文

• 250 Mbyte/s Synchronous DRAM Using a 3-Stage-Pipelined Architecture (Special Section on the 1993 VLSI Circuits Symposium (Joint Issue with the IEEE Journal of Solid-State Circuits, Vol.29, No.4 April 1994))

スポンサーリンク