スポンサーリンク

大阪電気通信大学 総合情報学部情報工学科 | 論文

• ASIP開発システムPEAS-IIIのための命令セットレベルシミュレータの自動生成
• パイプライン段数を考慮したASIP設計最適化の検討
• VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法
• VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法
• VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法

• < 前のページ

スポンサーリンク