真島 久之助 | Faculty of Science, Toho Universty
スポンサーリンク
概要
論文 | ランダム
- 関数分解に基づくLUT型FPGA用ブーリアンマッチングアルゴリズムについて(論理合成)(システムLSIの設計技術と設計自動化)
- タイトル無し
- タイトル無し
- SEU Mitigation for Half-Latches in Xilinx Virtex FPGAs
- Related-Key Boomerang Attack on Block Cipher SQUARE