藤川 周一 | 三菱電機 先端技術総合研究所
スポンサーリンク
概要
論文 | ランダム
- A-1-43 D級アンプに用いられるオペアンプのひずみ率(A-1.回路とシステム,一般セッション)
- Racanhack を用いた遺伝的アルゴリズムによるオペアンプ自動合成の検討
- 14-bit,50MS/s,1.8V ADCを実現するビットブロック回路の検討
- トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価 (ディペンダブルコンピューティング)
- トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価 (VLSI設計技術)