A 10b 30MHz Two-Step Parallel BiCMOS ADC with Internal S/H
スポンサーリンク
概要
論文 | ランダム
- 2重ループアーキテクチャを採用した 250-622 MHz動作のデスキュー用クロックバッファ
- ギガビット級DRAMのためのオンチップマルチウェイキャッシュ回路
- 3Cp-3 Panicum maximum PEPカルボキシキナーゼの精製と性質
- 体細胞核からES細胞を作りだす技術 (特集:幹細胞研究の最前線)
- Neural responses to the uniform surface stimuli in the visual cortex of the cat