The Analysis of the Defective Cells Induced by COP in a 0.3-micron-technology Node DRAM

スポンサーリンク

概要

• 論文の詳細を見る
• 日立超LSIシステムズの論文

日立超LSIシステムズ | 論文

• A Precise On-Chip Voltage Generator for a Giga-scale DRAM with a Negative Word-line Scheme
• 半導体デバイスのイオン打ち込み分子シミュレーション
• ランダムアクセス4.8ns超高速DRAMの開発
• Local Mechanical-Stress Control(LMC): A New Technique for CMOS-Performance Enhancement
• Flash FUSEを用いたシステムLSI内蔵メモリの救済技術

もっと見る

スポンサーリンク