可変順序回路の合成
スポンサーリンク
概要
著者
関連論文
- 可変論理回路における冗長関数の影響について
- 可変論理回路の自動合成
- 可変論理回路の構成について (システムのVLSI化手法特集)
- 対話型論理シミュレ-タ
- 組合せ論理回路のショート故障検出
- 計算機による文字形論理式の最小化
- 可変論理回路における定数割当てによる性質と統一化されたマップ構成法
- NAND セルの構成とその故障検出について
- 可変順序回路の合成
- 可変順序回路の状態割当ての性質とHDLによる自動合成
- ハードウェア記述の自動生成
- ブロック・ダイヤダラム・エディタにおける HDL 記述の自動生成
- ファジィ理論に基づく論理回路の構成方法