Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 佐々木幸夫(株)サンテレビジョン 総合企画室室長に聞く
- 岡山市のIT化 : 萩原誠司 岡山市長に聞く
- 厚木市のIT化 : 山口 巖雄厚木市長に聞く
- 東京都 三鷹市のIT化 : 清原 慶子 三鷹市長に聞く
- 大分県のIT化 : 首藤 博文IT推進課長に聞く