Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- B-8-24 省電力機能を有する10G-EPONシステムにおけるスリープ時間の動的制御法(B-8.通信方式,一般セッション)
- 品質保証型サービスに適応するレイヤ2スイッチ制御方式(次世代ネットワーク,電力線通信,無線通信方式,一般)
- 多量の乳糜腹水にて発症した小腸間膜脂肪織炎の1例
- 東邦大学大森病院における小児救急外来の現況
- 伊勢湾の成層とエスチュアリー循環の季節変動