Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 日本の方言研究と余--福井県の方言研究の展望と将来-3-
- W.A.グロ-タ-ス著「日本の方言地理学のために」
- 日本の方言研究と余--福井県の方言研究の展望と将来-2-
- 日本の方言研究と余--福井県の方言研究の展望と将来-1-
- 金田一春彦著「日本の方言--アクセントの変遷とその実相」