Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 2541 高層建物の制振装置の研究 : (その15)粘弾性ダンパー組込み建物の感度特性に関する基礎的検討
- 2540 高層建物の制振装置の研究 : (その14)粘弾性ダンパー組込み建物の制振効果に関する解析的検討
- 2296 高層建物の制限装置の研究 : (その13)弾塑性ダンパーの減衰性能に関する解析的検討
- 2520 高層建物の制振装置の研究 : (その12)低温域の特性を改良した粘弾性体の耐久性評価
- 教育展示について(2)(第53回日本医科器械学会大会)