Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- Serrrtia marcescensにおける最小発育阻止濃度測定と1濃産デイスク法の相関について : 第235回新潟地方会
- デイスクロ-ジャ-による企業の不正行動の是正 (ディスクロ-ジャ-の多角的検討)
- デイスクロ-ジャ-の拡大強化と連結財務諸表・中間財務諸表 (連結財務諸表と中間財務諸表)
- 実験的網膜剥離における網膜下液のデイスク電気浮動法的研究〔含 討論〕 (第79回日本眼科学会総会-4-)
- ブドウ糖デイスク法によるA群溶連菌の確認法