Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 摺動速度変化における接触電圧降下と表面皮膜生成の関係(その2)(放電EMC/一般)
- CS-5-2 雰囲気変化における接触電圧降下と表面皮膜生成の関係(CS-5.車載用機構デバイスの信頼性技術とその課題,シンポジウム)
- 雰囲気温度変化における摺動接触現象に関する研究(卒論・修論特集)
- きょう体,プレート,カム 電話機部品 (プラスチック成形品の実用試験(特集))
- 摺動面仕上げ処理法と接触電圧降下の関係について(卒論・修論特集)