Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 306 ミスト放電による角部加工(OS 高エネルギー加工)
- 503 GCによる金型磨きの基礎的研究 : 第2報 レジンボンドによる試み(オーガナイズドセッション : 切削・研削加工1)
- 221 放電加工による角部の加工(OS-2 機械加工(1))
- ローラバニシング加工における加工面特性に関する研究 : 加工条件と残留応力について
- ローラバニシングに関する研究(第4報) 加工条件と仕上げ面性状について