Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 29a-YE-5 La_Bi_xCuO_のNQR
- 31a-YN-12 CeCoSi_3のNMR
- 15a-PS-32 NbFe_2単結晶の磁性
- ブランド評価指標を加味したイメージ分析モデルの提案--カルバックライブラー情報量によるPOP/POD測定モデルの拡張
- 番外編 ビジネスで役立つ!!「統計」の読み方・使い方 (特集 数字で語れるマネジャーになれ!! ビジネス数字力パワーアップ講座)