Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 7419 環境共生型居住地整備に関する研究 : その2 共同型環境共生住宅団地における環境問題への取り組み実態(環境管理,都市計画)
- 7163 地方都市における駅前広場整備手法に関する研究 : その1 郡山駅西口駅前広場における流動者の実態について(景観:公開空地・駅前広場,都市計画)
- 7169 街並み構成材料の地域特性に関する調査研究 : その14 景観条例の地区指定が外装材料の多様化-統一化傾向に及ぼす影響(街並み景観と歩行者空間,都市計画)
- 秩父演習林・愛知演習林の思い出 : 100周年記念資料6
- 千葉演の思い出 : 100周年記念資料4