Noise margin and short-circuit current in FGMOS logics
スポンサーリンク
概要
- 論文の詳細を見る
Even when floating-gate logics are very-low-voltage circuits, as power supply is reduced, large fan-in FGMOS gates are prone to fail. Thus, determining the negative impact of noise margin and short-circuit current in this type of circuits is crucial to achieve optimal operation for a particular application. For this reason, a systematic and reliable technique for obtaining the correlation between fan-in and supply voltage, simultaneously considering noise margin and short-circuit current, is proposed.
論文 | ランダム
- 住宅部門 (財)建築環境・省エネルギー機構 理事長賞 林邸--断熱・デザイン・自然素材のバランスを考える (特集 「SB05Tokyo記念サステナブル建築・住宅賞」受賞作品紹介) -- (受賞作品紹介)
- MEMS材料の力学特性評価
- Phase domain modeling of ferquency-dependent transmission lines by means of an ARMA model
- Task-PIOAに基づくIdeal Functionality実現の証明の自動化(「さまざまな分野の形式的検証最前線」及びAI一般)
- インターネットエージェントとその基礎理論(「21世紀の知識情報科学に向けて」,及び一般)