Cascaded Time Difference Amplifier with Differential Logic Delay Cell
スポンサーリンク
概要
- 論文の詳細を見る
We introduce a 16x cascaded time difference amplifier (TDA) using a differential logic delay cell with 0.18µm CMOS process. By employing the differential logic delay cell in the delay chain instead of the CMOS logic delay cell, less than 8% TD gain offset with ±150ps input range is achieved. The input referred standard deviation of the output time difference error is 2.7ps and the input referred is improved by 17% compared with that of the previous TDA using the CMOS logic delay cell.
論文 | ランダム
- 特別寄稿 再利用技術の海外移転
- 板鍛造部品の動向
- 自動車駆動系部品用高炭素鋼板の開発動向
- 瞳孔を指標としたヘッドダウンベッドレスト実験における自律神経活動の評価
- 筋の生理学的特性を考慮した瞳孔光反射系モデルの構築