A 600kHz to 1.2GHz all-digital delay-locked loop in 65nm CMOS technology
スポンサーリンク
概要
- 論文の詳細を見る
This paper presents an ultra-wide-range all-digital delay-locked loop (DLL). The proposed DLL uses a novel delay circuit which uses the transistors leakage current in advanced CMOS process to generate a very large propagation delay. Thus, the proposed DLL can operate at very low frequency with small chip area and low power consumption. The proposed DLL can operate from 600kHz to 1.2GHz in the typical case. The power consumption of the DLL is 2.6mW at 1.2GHz and 0.366mW at 600kHz with 1.0V power supply. The measured r.m.s jitter and peak-to-peak jitter at 1.2GHz are 3.38ps and 39.29ps, respectively.
論文 | ランダム
- ネオコロニアル状況における、文化接触としての観光と生成する文化
- テレビの中のフランスおよびフランス語圏 : 放送翻訳に見る番組制作の傾向と学生の意識
- 最近のイギリス文学
- 3S4a05 DNA-based reaction networks with complex behaviors
- 広西チワン族自治区における村民自治の制度化--周縁地域における国民国家の再編