ESD protection circuit with low triggering voltage and fast turn-on using substrate-triggered technique
スポンサーリンク
概要
- 論文の詳細を見る
In this paper, ESD protection circuit with substrate-triggered technique using PNP bipolar transistor for quick discharge of the electrostatic energy is proposed. The proposed ESD protection circuit is verified by the transmission line pulse (TLP) system. The results show that the proposed ESD protection circuit has lower trigger voltage (5.98V) compared with that of conventional GGNMOS. And the proposed circuit has faster turn-on time (∼37ns) than that of the conventional substrate-triggered ESD protection circuit.
論文 | ランダム
- MRによる冠血管イメージング (特集 CT/MRによる心臓血管イメージング)
- 「障害のある方の人間ドック」について (特集 障害者とメタボリックシンドローム)
- メタボリックシンドロームについて (特集 障害者とメタボリックシンドローム)
- 遠隔画像診断--大学病院内での構築 (特集2 遠隔画像診断の将来展望)
- マイクロファクトリ用オンマシン測定システム