4値VTゲート回路網の合成
スポンサーリンク
概要
- 論文の詳細を見る
Recently one of the most important problems is the pin limitations in the integrated circuits. Multiplevalued logic has attracted for solution of the problem. because for the same amount of information transfer, the total number of pins required in the multiple-valued integrated circuit chip is much less than that of an binary integrated. In this paper, we discuss synthesizing quaternary VT-gate networks. (VT-gate has variable threshold) An implicant in the function plays important role when synthesizing VT-gate networks. Because we can reduce the number of VT-gates in the networks by utilizing implicant. We apply a candidate for implicant in eval function and show good result was obtained.
- 琉球大学工学部の論文
著者
関連論文
- 14.手のストローク運動の特性(第2回シンポジウムの記録)
- p値順序機械の状態割当ての一手法
- 4値VTゲート回路網の合成
- 遺伝子長可変型GAによる4値SVTゲ-ト回路網の合成
- 多段バレルシフタ方式高並列剩余数演算回路の構成
- 多段バレルシフタに基づく高並列剰余数演算回路の設計
- GAを用いた4値可変しきい値ゲート回路網の合成
- バレルシフタを用いた高並列剰余数演算回路の設計と評価
- 低電力ユニバーサルリテラル回路の構成
- 4値可変しきい値論理ゲ-トとその数学的性質
- ユニバ-サルリテラル回路と4値論理回路網への応用
- ユニバーサル・リテラル回路と4値論理回路網への応用(多値論理及びその応用(4))
- CMOSハイブリッド4値全加算器
- 微小電力CMOS4値記憶回路の構成