Boosted Power Gatingを用いた超低電圧ナノワット動作完全非同期型SAR ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)

スポンサーリンク

概要

• 論文の詳細を見る

• 本研究では超低消費電力・超低電圧動作のSAR ADCを提案する.完全非同期動作とBoosted Power Gatingにより, AD変換の精度上昇とリーク電力の削減を実現した. 40mnのCMOSプロセスを利用した試作チップでは,電源電圧0.5V,サンプリング周波数0.1kS/sにおいて,有効ビット数8.2, 98%のリーク電力削減を達成し,消費電力は0.65nWとなった.提案ADCの電力は,サンプリング周波数4MS/sまでスケーラブルであり,電源電圧は0.4V〜0.7Vまで変動可能である.電源電圧0.5V,サンプリング周波数20kS/sにおいて,ピークとなる5.2fj/conv.stepのFoMを達成した.

• 2013-07-25

著者

• 志方 明

  慶應義塾大学理工学部電子工学科

• 齋藤 涼

  慶應義塾大学理工学部

• 関本 竜太

  慶應義塾大学理工学部

関連論文

• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• Boosted Power Gatingを用いた超低電圧ナノワット動作完全非同期型SAR ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC(低電圧/低消費電力技術,新デバイス・回路とその応用)
• タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SARADC

スポンサーリンク