低電源電圧におけるフリップフロップの故障モードの解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
スポンサーリンク
概要
- 論文の詳細を見る
回路の低消費電力化に向けて,トランジスタの閾値電圧近傍またはそれ以下の低電圧で動作させる低電源電圧回路が注目されている.トランジスタの電流は,電源電圧の低減とともに指数的に小さくなる一方で,そのばらつきは指数的に大きくなることがことが知られている.低電源電圧下では,回路が正常に動作可能な下限の電源電圧として定義される最小動作電圧の変動,および回路のタイミング変動を考慮した設計が,適切な歩留まり確保のために重要となる.本稿では,標準論理セル中で特に最小動作電圧の高いフリップフロップに着目し,最小動作電圧が決まる要因としての静的な故障モードの分類,およびタイミング制約の解析を行う.故障モードの解析により低電圧動作時に脆弱になる論理素子を特定することができる.また低電圧動作では,組合せ回路と比較して,順序回路に多くのタイミングマージンを割り当てる必要が無いことが分かった.
- 一般社団法人電子情報通信学会の論文
- 2013-06-27
著者
-
廣本 正之
京都大学大学院情報学研究科通信情報システム専攻
-
藤田 隆史
京都大学大学院情報学研究科
-
川島 潤也
京都大学大学院情報学研究科
-
越智 裕之
立命館大学
-
筒井 弘
北海道大学大学院情報科学研究科
-
筒井 弘
北海道大学大学情報科学研究科メディアネットワーク専攻
-
佐藤 高史
京都大学情報理工学部情報システム学科
関連論文
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(システム設計及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(算術演算回路,システム設計及び一般)
- セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ(リコンフィギャラブルシステム,一般)
- メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法
- 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法(ディペンダブル設計,システム設計及び一般)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 畳み込み符号化擬似STBCとその復号法(ナイトセッション,高速パケット伝送信号処理・伝送技術,無線通信一般,ナイトセッション)
- 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法
- チップ試作による最小動作電圧予測手法の評価(ディジタル回路1)
- 2.4 耐ソフトエラー再構成可能アーキテクチャ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
- A-4-12 TV最適化を用いた可変レート圧縮センシング(A-4.信号処理,一般セッション)
- 動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討(リコンフィギャラブルアーキテクチャ/デバイス,リコンフィギャラブルシステム,一般)
- 低電源電圧におけるフリップフロップの故障モードの解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-7 回路構造の異なるラッチの消費エネルギーの比較(C-12.集積回路)
- 画像処理ハードウェアIPの設計事例 : 適応的階調補正IPの開発(スマートパーソナルシステム,一般)