チップ・パッケージ・ボードの統合設計による電源変動抑制(<特集>次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)

スポンサーリンク

概要

論文の詳細を見る
CMOS LSIの高集積化・高速化・低電圧化に伴い,パワーインテグリティ(PI)を確保することの重要度が増してきている.特に,パッケージ・ボードにチップの電源インピーダンスを加えた統合電源インピーダンスには反共振ピークが生じ,それが電源ノイズや不要な電磁放射を増大させる元凶となっている.このことは,統合電源インピーダンスを臨界制動領域にすれば,反共振ピークを適正に抑え,電源ノイズを低減することができることを示している.本研究では,ノイズの励振源となるコア回路が同一で,電源網特性のみが異なる3種類のチップを設計し,チップ側から反共振ピークを抑える設計を行うことによって,電源ノイズが抑えられることを検証した.
2013-11-01

著者

関連論文

スポンサーリンク