組込みCISCアセンブリプログラムの記号モデル検査
スポンサーリンク
概要
- 論文の詳細を見る
組込みシステムは年々大規模化・複雑化が進み,安全性・信頼性の検証はますます困難となっている.そのため,プログラムを漏れ無く検証できる有効な検証手法として,正しさを自動的に証明できる形式的検証手法が注目されている.本研究では,スタックオーバーフローや多重割り込みなど,ハードウェア依存の特性を持つ検証事項について有効なアセンブリプログラムの形式的検証手法を提案する.
- 2013-10-17
著者
-
山根 智
金沢大学理工学域電子情報学系
-
渡邊 健太
金沢大学大学院自然科学研究科電子情報科学専攻
-
チャン ヘジン
金沢大学大学院自然科学研究科電子情報科学専攻
-
櫻井 孝平
金沢大学理工研究域電子情報科学系
-
山根 智
金沢大学理工研究域電子情報科学系
関連論文
- 組込みシステムにおけるハイブリッドオートマトンの形式的手法
- 動的リアルタイムハイブリッド CEGAR による動的再構成可能組込みシステムの設計検証 (計算機科学とアルゴリズムの数理的基礎とその応用)
- 確率時間 WiGAR による PTCTL サブクラスのモデル検査 (計算機科学とアルゴリズムの数理的基礎とその応用)
- 抽象化洗練を用いた時間確率システムに対する形式的検証手法 (アルゴリズムと計算理論の新展開)
- Hybrid Automata Theoretic Specification and Verification of CPU-DRP Reconfigurable Systems (アルゴリズムと計算理論の新展開 : RIMS研究集会報告集)
- 組込みCISCアセンブリプログラムの記号モデル検査
- Java言語による確率時間CEGAR検証器の開発 (理論計算機科学の新展開)
- 動的ハイブリッドCEGAR検証器の開発 (理論計算機科学の新展開)
- 動的組込みシステムの仕様記述言語の開発
- 組込みソフトウェアのアセンブラのSMT検証(システムと信号処理及び一般)
- 組込みソフトウェアのアセンブラのSMT検証(システムと信号処理及び一般)
- 組込みソフトウェアのアセンブラのSMT検証(システムと信号処理及び一般)
- 組込みソフトウェアのアセンブラのSMT検証(システムと信号処理及び一般)
- アセンブリプログラムに対するSMTソルバを使用する有界モデル検査
- AspectJを用いたFault-InjectionによるHadoop MapReduceの耐故障処理に関する性能評価
- システムと信号処理サブソサイエティにおける将来展望 : 期待される人材を育成するための方策(パネル討論,システムと信号処理及び一般)
- システムと信号処理サブソサイエティにおける将来展望 : 期待される人材を育成するための方策(パネル討論,システムと信号処理及び一般)
- システムと信号処理サブソサイエティにおける将来展望 : 期待される人材を育成するための方策(パネル討論,システムと信号処理及び一般)
- システムと信号処理サブソサイエティにおける将来展望 : 期待される人材を育成するための方策(パネル討論,システムと信号処理及び一般)
- CISC型組込みアセンブリプログラムのSMTベースの有界モデル検査
- CISC型組込みアセンブリプログラムのSMTベースの有界モデル検査
- 組込みソフトウェアのアセンブラのSMT検証
- 組込みソフトウェアのアセンブラのSMT検証
- アセンブリプログラムに対するSMTソルバを使用する有界モデル検査