ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術
スポンサーリンク
概要
- 論文の詳細を見る
高位合成ツールにおけるループパイプライン化では,データ依存グラフ中の閉路におけるサイクル遅延の合計が開始間隔を決定する大きな要因である.この閉路中に,配列間のRAW依存が含まれ,かつ,それらのRAW依存が発生するかどうか実行前に事前に決定できない場合,悲観的に,常にRAW依存が発生するとしてパイプラインスケジュールを行うため,開始間隔の短縮が不十分となる問題がある.そこで本稿では,そのようなRAW依存に対して,配列に書き込むデータを一時変数にも書き込み,RAW依存が発生する場合には,データを一時変数から読み出すことによって,閉路中のサイクル遅延を削減し,開始間隔を最小化する方法を提案する.2つの例題に対して提案手法を適用した結果,平均で,面積が1.76倍の増加で,2.56倍性能向上できた.
- 2013-05-09
著者
関連論文
- 設計再利用のためのIPライブラリ検索システム(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- ループ融合を利用した複数のforループからのパイプラインハードウェア合成 (集積回路)
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法
- ループ融合を利用した複数のforループからのパイプラインハードウェア合成
- ソフトなハードウェア『FPGA』を使ってみよう
- ループ融合を利用した複数の for ループからのパイプラインハードウェア合成
- メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- 充足可能性判定を利用した最適コード生成手法
- 有限状態機械(FSM)とシンボリック状態探索を利用したコード生成手法(システムLSIの設計技術と設計自動化)
- ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 設計再利用のためのIPライブラリ検索システム(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
- プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
- プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
- 設計再利用の為のプロトコル変換器合成手法 (通信と合成手法)
- ループ融合を利用した複数のforループからのパイプラインハードウェア合成 (画像工学)
- ループ融合を利用した複数のforループからのパイプラインハードウェア合成 (信号処理)
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法 (ディペンダブルコンピューティング)
- ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法 (コンピュータシステム)
- ソフトなハードウェア『FPGA』を使ってみよう
- 本のディジタル化─広がる電子書籍─
- C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
- C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
- C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
- C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
- 本のディジタル化 : 広がる電子書籍
- 外側ループシフトを使用した高位合成向け自動ループ融合(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- 外側ループシフトを使用した高位合成向け自動ループ融合(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- 省エネでスマートな生活を考える
- 外側ループシフトを使用した高位合成向け自動ループ融合
- 外側ループシフトを使用した高位合成向け自動ループ融合
- ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術
- エコを支える半導体技術
- 省エネでスマートな生活を考える : スマートコミュニティとビルの省エネ技術
- WAR依存を持つ配列アクセスの削減方法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- WAR依存を持つ配列アクセスの削減方法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- お父さんの30km通過タイムは？:—ICタグによるタイム管理技術—
- WAR依存を持つ配列アクセスの削減方法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- WAR依存を持つ配列アクセスの削減方法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術(設計手法,システム設計及び一般)