MTJ素子を用いた高密度・低電力不揮発Logic Elementの構成(低消費電力技術,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)

スポンサーリンク

概要

• 論文の詳細を見る

• 不揮発性デバイスの一つであるMagnetic Tunnel Junction(MTJ)素子を活用した不揮発4入力Logic Element(LE)を提案する.MTJ素子が電流によって書換え可能な可変抵抗素子であることに着目しMOSトランジスタと組み合わせることで,LEの構成要素であるLookup Table回路ならびにFlip-Flopそれぞれの機能をコンパクトに集約することが可能となる.具体的な設計例として90nm CMOSテクノロジを用いて設計・評価を行う.結果として提案回路では,従来の不揮発SRAMベース構成と比較してトランジスタ数を55%に削減,かつ遅延時間83%,動的電力64%にそれぞれ削減し,かつ回路情報不揮発化により待機電力ゼロならびにインスタントオン動作が可能となることを示す.

• 2012-01-12

著者

• 鈴木 大輔

  東北大学電気通信研究所

• 鈴木 大輔

  東北大学省エネルギー・スピントロニクス集積化システムセンター:東北大学電気通信研究所新概念vlsiシステム研究室

• 羽生 貴弘

  東北大学省エネルギー・スピントロニクス集積化システムセンター

関連論文

• C-12-70 不揮発性ルックアップテーブル回路とその高機能化(C-12.集積回路,一般セッション)
• C-6-10 液晶を用いた磁気光学効果測定における測定時間の短縮化(C-6.電子部品・材料,一般セッション)
• C-12-12 流体解析用格子ガスセルラアレーVLSIのFPGA実現(C-12.集積回路B(ディジタル),一般講演)
• EB直描回折格子を用いたDFBレーザの発振波長制御
• 依頼講演 Fabrication of a nonvolatile lookup-table circuit chip using magneto/semiconductor-hybrid structure for an immediate-power-up field programmable gate array (集積回路)
• TMRロジックに基づくルックアップテーブル回路とその瞬時復帰可能FPGAへの応用(レーザ・量子エレクトロニクス)
• MTJ素子を用いた高密度・低電力不揮発Logic Elementの構成(低消費電力技術,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• MTJ素子を用いた高密度・低電力不揮発 Logic Element の構成
• 4T-2MTJセル構造に基づく不揮発TCAMチップの実現(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• AT-1-3 MTJ素子を用いた不揮発ロジックインメモリLSIの展望(AT-1.超低消費電力システムを実現する不揮発メモリの基本と動向,チュートリアルセッション,ソサイエティ企画)

もっと見る 閉じる

スポンサーリンク