FPGAによるリングオシレータ型真性乱数生成器の性能向上(サービス管理,運用管理技術,セキュリティ管理,及び一般)

元データ 2011-05-05

概要

FPGA上で複数のリングオシレータを用いる乱数生成器として,各リングオシレータからの出力から排他的理論和を取り,その後にサンプリングする手法(Sunar型)と排他的理論和を取る前にフリップフロップ回路を用いて各リングオシレータからの出力をサンプリングする手法(Wold型)が知られている.本研究では,FPGAへの実装において,配線の遅延のバラツキが小さくなるように,リングオシレータを構成するインバータの位置を指定する.得られた乱数列の乱数性評価を行った結果,Wold型乱数生成器は,Sunar型乱数生成器より乱数性が良いことを示す.さらに,リングオシレータの数が一定ならば,乱数性はリングオシレータの長さによらないことを示す.

著者

阿部 公輝 電気通信大学 情報工学科
羽田 和倫 電気通信大学
阿部 公輝 電気通信大学

関連論文

▼もっと見る