1A-5 FAネットワークにおけるマスタ内データ処理高速化方式(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
スポンサーリンク
概要
- 論文の詳細を見る
FA (Factory Automation)分野で、機器の制御に広く利用されているFAネットワークは、精密な制御やタクトタイムの短縮を目指す上で、通信の高速性が求められることが多い。一般的に、 FAネットワークでは、マスタ機器とスレーブ機器が制御データを通信する周期が短いほど、高速な通信とされる。FAネットワークの通信周期を短縮するためには、一般的に通信周期に占める割合の大きい、マスタの処理時間を短縮することが有効である。マスタの処理時間は、応答を格納したパケットの受信(以下、パケット受信) 、応答に基づく次の指令の演算(以下、指令演算) 、指令をパケットに格納し送信(以下、パケット送信)の、3種類の処理の時間で決定される。一般的に、各処理は逐次実施されるが、これを並行に実施することで、マスタの処理時間を短縮できると考えられる。そこで、本稿では、マスタがパケットの受信完了を待たずに、受信中の応答を随時演算していくことで、パケット受信と指令演算を並行に実施し、マスタの処理時間を短縮する方式を提案する。
- 2010-03-08
著者
関連論文
- B-7-44 FAネットワーク向け高速通信方式(B-7.情報ネットワーク,一般セッション)
- 1A-5 FAネットワークにおけるマスタ内データ処理高速化方式(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- FPGAのチップ内ばらつきを利用した再配置による高速化の検討(リコンフィギャラブルシステム,一般)
- ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-6-1 産業機器向けバスアクセス高速化方式(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
- ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
- B-7-46 遅延計測並行化による高速高精度時刻同期技術(B-7.情報ネットワーク,一般セッション)
- B-7-45 中継時間補正付き時刻同期方式の提案(B-7.情報ネットワーク,一般セッション)
- B-6-41 中継通信向けのパケットエラー通知方式(B-6.ネットワークシステム,一般セッション)
- S/Wアシスト不要な時刻同期FPGA(端末アプリケーション)