CMOSセンサにおけるトランスファゲート負バイアス印加時の暗電流解析(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール)
スポンサーリンク
概要
- 論文の詳細を見る
4-トランジスタ型CMOSイメージセンサ画素のトランスファゲートに、負バイアスを印加した時に観測される暗電流の起源につき解析を行った。トランスファゲートに印加する負バイアスを大きくした時に観測される暗電流の温度依存性、バイアス依存性の実験値から、暗電流の増加はGate負バイアス印加により誘発されたTrap-Assisted-Tunneling(TAT)によるものであると結論づけた。トランスファゲートの負バイアス印加動作は、いわゆるShockley-Read-Hall(SRH)型暗電流の低減には有効な手段であるが、一方で印加する負バイアスが大きくなるとGIL(Gate Induced Leak)-TAT型暗電流の増加をもたらす。
- 社団法人映像情報メディア学会の論文
- 2009-09-28
著者
-
山下 浩史
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
山下 浩史
(株)東芝セミコンダクター社イメージセンサ技術部
-
前田 基宏
(株)東芝セミコンダクター社イメージセンサ技術部
-
古屋 晶吾
(株)東芝セミコンダクター社イメージセンサ技術部
-
矢神 貴規
(株)東芝セミコンダクター社イメージセンサ技術部
関連論文
- 千鳥配置型シェアードピクセル構成及びFD昇圧動作を備えた1/2.5インチ8M CMOSイメージセンサ(固体撮像技術および一般)
- CMOSイメージセンサーにおける低電圧駆動埋め込みPDの解析
- CMOSセンサにおけるトランスファゲート負バイアス印加時の暗電流解析(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール)
- CMOSイメージセンサーにおける埋め込みPD構造の開発 : 埋め込みPD技術とCMOSセンサープロセスによるPDリーク電流の低減
- 3)3.7ミクロン角CMOSイメージセンサ(〔情報センシング研究会 コンシューマエレクトロニクス〕合同)
- 2)CMOSイメージセンサーにおける混色のシミュレーション解析(情報センシング研究会 : マルチメディア入力関連および一般)
- 3.7ミクロン角CMOSイメージセンサ
- 単層メタル電極CCDイメージセンサの検討(固体撮像とその関連技術)
- 3)2/3インチ200万画素スタックCCD([情報入力研究会コンシューマエレクトロニクス研究会]合同)
- 2/3インチ200万画素スタックCCD : 情報入力,コンシューマエレクトロニクス
- 容量性残像のない200万画素PSID : 情報入力,コンシューマエレクトロニクス
- 2/3インチ200万画素スタックCCD
- CMOSイメージセンサーにおける混色のシミュレーション解析
- 6)容量性残像のない200万画素PSID(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)
- 3) スタックCCDセンサの固定パターン雑音の低減(〔情報入力研究会情報ディスプレイ研究会コンシューマエレクトロニクス研究会〕合同)
- スタックCCDセンサの固定パターン雑音の低減 : 情報入力,情報ディスプレイ,コンシューマエレクトロニクス
- 2)低暗電流スタックCCDセンサ検討(情報入力研究会)
- 低暗電流スタックCCDセンサの検討 : 情報入力