MIMO-OFDMにおけるPAPR低減化パターン高信頼伝送およびそのFPGAオンボード・システム・シミュレータ(MIMO,移動通信ワークショップ)

概要

論文の詳細を見る
MIMO-OFDM伝送において,送信信号のピーク対平均電力比(PAPR)を低減し,同時に誤り訂正符号の周波数ダイバーシチ利得を改善できるサブキャリア・ブロック位相ホッピング(SBPH)方式について,その2×2伝送シミュレータをFPGA上に実装する.まず,送信機側で位相回転に用いた位相パターンを検出する方法として,2×2MIMO-OFDM用に,(i)周波数多重(FDM)を用いて送信した位相パターンを,構成が簡単な最大比合成受信(MRC)で検出する方法(FDM-MRC)と,(ii)空間多重(SDM)を用いて送信した位相パターンを,検出精度の高い最尤検出(MLD)で検出する方法(SDM-MLD)を検討する.計算機シミュレーションによる特性比較を行い,特性の優れたSDM-MLDをFPGA上に実装し,パターン検出モジュールの占有回路規模や最大動作周波数について明らかにする.また,最大帯域幅80MHz,64QAM,符号化率3/4における430Mbpsのリアルタイム伝送においてシミュレータで取得した誤り率特性を示し,計算機シミュレーションと同等の特性を実現できることを示す.
2008-02-27